



勝特力材料 886-3-5753170  
勝特力电子(上海) 86-21-54151736  
勝特力电子(深圳) 86-755-83298787  
[Http://www.100y.com.tw](http://www.100y.com.tw)

#### ■ 本書特色

1. 本書可使讀者瞭解如何使用

(1)繪圖的方式

(2)VHDL 硬體描述語言

(3)Verilog 硬體描述語言的方式設計 FPGA/CPLD 數位晶片。

2. 以範例實作的方式，逐步介紹 FPGA/CPLD 數位晶片的設計方式。

3. 使讀者學會應用 FPGA/CPLD 的設計方式於

(1)專題製作

(2)論文演算法之驗證

(3)其他有關數位系統之設計。

#### ■ 內容簡介

本書可使讀者瞭解如何使用

(1)繪圖的方式

(2)VHDL 硬體描述語言

(3)Verilog 硬體描述語言的方式設計 FPGA/CPLD 數位晶片，並以範例實作的方式，逐步介紹 FPGA/CPLD

數位晶片的設計方式。使讀者學會應用 FPGA/CPLD 的設計方式於

(1)專題製作

(2)論文演算法之驗證

(3)其他有關數位系統之設計。本書共有十二章，包括數位積體電路之設計發展過程、Xilinx ISE 發展系統之安裝及簡易操作、基本邏輯閘實驗、階層式電路的設計、計數器的設計、VHDL 硬體描述語言設計方法、VHDL 硬體描述語言之描述規則、VHDL 設計實例介紹、Verilog 硬體描述語言設計方法、Verilog 邏輯閘層次設計實例介紹、Verilog 資料流層次設計實例介紹及 Verilog 行為層次設計實例介紹。適用於大學、科大電子、電機、資工系『FPGA 系統設計實務』、『FPGA 設計』課程。

## 目錄

第 1 章 數位積體電路之設計發展過程	1-1
1-1 數位電路設計之發展過程	1-2
1-2 超大型積體電路的分類	1-2
1-3 PLD 簡介	1-6
1-3-1 PLD 之基本架構	1-6
1-3-2 PLD 基本架構的種類	1-7
1-4 CPLD 與 FPGA 的差異	1-11
1-4-1 CPLD 與 FPGA 架構上的差異	1-11
1-4-2 CPLD 與 FPGA 使用的差異	1-14
1-4-3 CPLD 與 FPGA 的應用領域	1-14
1-5 Xilinx Spartan 2E FPGA 之基本架構	1-15
1-6 Xilinx FPGA 編號的代表意義	1-21
1-7 FPGA 的未來發展遠景	1-22
1-8 FPGA/CPLD 的設計流程	1-22
1-9 Xilinx ISE 發展系統簡介	1-26
1-10 使用 Xilinx ISE 發展系統設計 FPGA 與 CPLD 晶片操作的差異	1-28
1-11 ModelSim 模擬軟體之簡介	1-29
第 2 章 Xilinx ISE 發展系統之安裝及簡易操作	2-1
2-1 如何下載及安裝 Xilinx ISE WebPACK 軟體	2-2
2-2 如何下載及安裝 ModelSim XE 模擬器	2-16
2-3 Xilinx ISE WebPACK 之操作步驟	2-28
2-3-1 如何進入 Project Navigator 視窗	2-28
2-3-2 Project Navigator 視窗之功能	2-29
2-3-3 如何建立新的專案	2-31
2-3-4 如何以繪圖方式設計電路	2-37
2-3-5 如何開啓一個舊的 Project 專案	2-69
2-4 為希公司 MB-EVL-XC2S50E-V10 FPGA 驗證板之介紹	71
2-5 以繪圖方式及 VHDL 硬體描述語言設計電路使用 Modelsim 模擬器應注意事項	78
2-6 如果您的驗證板不是為希公司 MB-EVL-XC2S50E-V10 FPGA 驗證板時設計方的差異	81

勝特力材料 886-3-5753170  
 勝特力电子(上海) 86-21-54151736  
 勝特力电子(深圳) 86-755-83298787  
[Http://www.100y.com.tw](http://www.100y.com.tw)

第 3 章 基本邏輯閘實驗	3-1
3-1 反閘、或閘、及閘之介紹	3-2
3-1-1 反閘之電路符號，布林代數表示式及其真值表	3-2
3-1-2 或閘之電路符號，布林代數表示式及真值表	3-2
3-1-3 及閘之電路符號，布林代數表示式及其真值表	3-3
3-2 OR、AND、NOT 邏輯閘之實驗	3-3
3-2-1 繪圖方式的設計	3-3
3-2-2 Function Simulation 的執行	3-18
3-2-3 Implementation Constraints File 的執行	3-25
3-2-4 Implementation Design 的執行	3-33
3-2-5 Timing Simulation	3-42
3-2-6 Configuration 的執行	3-45
3-3 編碼器與解多工器之實驗	3-52
3-3-1 十進位對二進位編碼器	3-52
3-3-2 ModelSim 模擬器之簡易操作	3-58
3-3-3 如何將編碼器設計成一元件模組使用	3-64
3-3-4 十進位對二進位編碼器元件模組之模擬及下載	3-70
3-3-5 如何將建立的元件模組在別的專案中使用	3-81
3-3-6 一對四解多工器	3-85
3-4 解碼器與多工器	3-100
3-4-1 二對四解碼器	3-100
3-4-2 四對一多工器	3-112
3-4-3 BCD 解碼器	3-120
3-5 七段顯示器解碼器電路之設計	3-131
3-5-1 七段顯示器之基本架構	3-131
3-5-2 七段顯示器解碼電路之設計方法	3-133
第 4 章 階層式電路的設計	4-1
4-1 壹位元半加器之設計	4-2
4-2 壹位元全加器之設計	4-4
4-3 二位元全加器之設計	4-12
第 5 章 計數器的設計	5-1
5-1 四位元非同步上數計數之設計	5-2
5-2 不同頻率時鐘脈波產生器之設計	5-6
5-3 具有七段顯示器之四位元非同步上數計數器之設計	5-12
第 6 章 VHDL 硬體描述語言設計方法	6-1
6-1 如何使用 VHDL 硬體描述語言的方式設計電路	6-2
6-1-1 使用 ISE Text Editor 編輯 VHDL 硬體描述語言設計電路的方法	6-3
6-1-2 使用 ISE 語言樣板設計 VHDL 硬體描述語言的方法	6-38
6-2 VHDL 硬體描述語言的基本架構組成	6-52
6-2-1 Library 宣告的格式	6-54
6-2-2 Use 宣告的格式	6-54
6-2-3 Entity 電路單體描述的格式	6-55

**勝特力材料 886-3-5753170**  
**勝特力电子(上海) 86-21-54151736**  
**勝特力电子(深圳) 86-755-83298787**  
[Http://www.100y.com.tw](http://www.100y.com.tw)

6-2-4	Architecture 架構描述的格式	6-56
6-2-5	Structure 宣告所使用之格式及範例	6-56
6-2-6	Dataflow 描述之格式及範例	6-67
6-2-7	Behavioral 行為描述之格式及範例	6-73
6-2-8	組成宣告描述之格式及範例	6-76
第 7 章	VHDL 硬體描述語言之描述規則	7-1
7-1	VHDL 硬體描述語言指令的命名規則	7-2
7-2	VHDL 敘述的描述形式	7-2
7-3	VHDL 的常用描述指令	7-10
7-3-1	IF 條件式	7-10
7-3-2	WHEN...ELSE 敘述	7-22
7-3-3	Case...Is...When...When Others 敘述	7-26
7-3-4	with...select...When...When Others 敘述	7-32
7-3-5	Loop 敘述	7-42
7-3-6	NEXT 敘述	7-52
7-3-7	Wait 敘述	7-54
7-4	VHDL 中所使用的運算子	7-57
7-5	VHDL 的保留字	7-59
第 8 章	VHDL 設計實例介紹	8-1
8-1	三對八解碼器的設計	8-2
8-2	七段顯示器解碼電路之設計	8-5
8-3	上下數計數器之設計	8-8
8-4	BCD 上下數計數器	8-16
8-5	以 VHDL 設計除頻電路	8-19
8-5-1	設計除頻電路之基本原理	7-19
8-6	跑馬燈之設計	8-21
8-7	9999BCD 上下計數器之設計	8-24
第 9 章	Verilog 硬體描述語言設計方法	9-1
9-1	Verilog 硬體描述語言的基本架構	9-2
9-2	Verilog 模組描述的基本格式	9-3
9-2-1	開關層次描述的實例介紹	9-4

勝特力材料 886-3-5753170  
勝特力电子(上海) 86-21-54151736  
勝特力电子(深圳) 86-755-83298787  
[Http://www.100y.com.tw](http://www.100y.com.tw)